(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-307421 (P2000-307421A)

(43)公開日 平成12年11月2日(2000.11.2)

(51) Int.Cl.7		識別和号	FI	テーマコード(参考)
H03L	7/087		H03L 7/08	P 5D044
G11B	20/10	351.	C 1 1 B 20/10	3 i 1 Z 5 J 1 O 6


審査請求 未請求 請求項の数5 OL (全 10 頁)

(21)出願番号	特顯平11-108134	(71)出版人 000005049	
		シャープ株式会社	
(22) 出版日	平成11年4月15日(1999.4.15)	大阪府大阪市阿倍野区長池町22番22号	
		(72)発明者 藤原 恒夫	
		大阪府大阪市阿倍野区長池町22番22号 シ	•
		ャープ株式会社内	
		(74)代理人 100079843	
	e	弁理士 高野 明近	
		Fターム(参考) 5D044 BC06 CC04 GM13 GM15	
		5J106 AAD4 BB03 CCO1 CC30 CC41	
		CC42 DD02 DD09 DD44 EE15	
		KK36 KK39	

(54) 【発明の名称】 PLL回路

(57)【要約】

【課題】 最小記録単位で位相が変化しても1つの発振 器を制御して、クロックの位相を正確に追従させる。 【解決手段】 位相誤差検出手段1及び2は、それぞれ マークの再生信号及び固定パターンの再生信号と、クロ ックとの間の位相誤差を検出する。位相オフセット演算 手段4は位相議差保持手段3に保持された位相認差検出 手段2により検出された位相認差情報と位相認差情報を 保持した時点の位相オフセット値から新たな位相オフセ ット値を演算する。加算手段5は位相オフセット演算手 段4の出力する位相オフセット情報と位相誤差検出手段 1の出力する位相談差情報を加算する。加算手段5の出 力は、ループフィルタ6により平滑化され、その平滑化 された位相誤差情報に基づいてクロック発振手段7はク ロックを発振する。このようにマークの再生信号から得 た位相談差情報に対して固定パターンとクロックの位相 誤差が0となるようなオフセットを加える。



【特許請求の範囲】

【請求項1】 位相情報を有するマークがプリフォーマ ットされると共に、所定領域に、記録データと位相同期 した固定パターンが記録されたディスク状記録媒体か ら、前記記録データに位相同期したクロックを生成する

ディスク再生装置用のPLL回路であって、 前記マークの再生信号と前記クロックとの位相認差を検

出する第1の位相誤差検出手段と、 前記固定パターンの再生信号と前記クロックの位相誤差

該第2の位相誤差検出手段により検出された位相誤差情

を検出する第2の位相認差検出手段と...

報を保持する位相誤差保持手段と、

該位相認差保持手段に保持された位相認差情報と位相認 差情報を保持した時点の位相オフセット値から新たな位 相オフセット値を演算する位相オフセット演算手段と、 該位相オフセット演算手段の出力する位相オフセット情 報と前記第1の位相誤差検出手段の出力する位相誤差情

報を加算する加算手段と、 該加算手段の出力する位相誤差情報を平滑化する第1の

ループフィルタと、

該第1のループフィルタにより平滑化された位相調差情 報に基づいて前記クロックを発振するクロック発振手段 とを具備していることを特徴とするディスク再生装置用 PLL回路.

【請求項2】 前記第2の位相誤差検出手段の出力を平 滑化する第2のループフィルタと、

前記第1のループフィルタと前記第2のループフィルタ の出力を切り替える切替手段と、

該切替手段の出力する位相談差情報に基づいて前記クロ ックを発振するクロック発振手段とを備えたことを特徴 とする請求項1に記載のPLL回路。

【請求項3】 前記第2の位相誤差検出手段の出力を平 滑化する第2のループフィルタと、

前記第2の位相調差検出手段の出力をマスクするマスク 手段と、

前記第1のループフィルタと、前記第2のループフィル タの出力を加算する加算手段と.

該加算手段の出力する位相誤差情報に基づいて前記クロ ックを発振するクロック発振手段とを備えたことを特徴

とする請求項1に記載のPLL回路。 【請求項4】 前記第2の位相誤差検出手段の出力を微

分演算する微分手段と、 該微分手段の出力を積分する積分手段とを備え、前記固 定パターンの再生信号と前記クロックの位相誤差を検出 することを特徴とする請求項2または3に記載のPLL

同路. 【請求項5】 前記第1の位相認差検出手段の入力を切 り替える切替手段と、 前記第1の位相誤差検出手段の 出力を保持する手段とを設け、前記第1の位相誤差検出 手段のみで 前記マークの再生信号と前記クロックとの 位相誤差と、前記固定パターンの再生信号と前記クロッ クの位相誤差を検出することを特徴とする請求項1乃至 4のいずれか一項に記載のPLL回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、位相情報を有する マークがプリフォーマットされると共に、所定領域に記 録データと位相同期した固定パターンが記録されたディ スク状記録媒体から記録データに位相同期したクロック を生成するディスク再生装置用のPLL回路に関する。 [0002]

【従来の技術】近年、光磁気ディスクに、位相情報を持 ったマーク(以後「クロックマーク」と称する)をプリ フォーマットして、このクロックマークの再生信号を用 いてピット単位のクロックをPLL (Phase Locked Loo p) 回路によって生成し、このクロックを記録/再生に 用いるいわゆる外部クロック方式のディスクやディスク 記録再生装置が提案されている。しかし、上記クロック と記録されたデータの再生信号は、経路が異なっている ため位相ずれが生じている。この問題を回避する方法と して特開平6-243589号公報に示されているよう に、PLL回路を2段用意して、1段目でクロックマー クに位相同期したクロックを生成し、所定領域に固定バ ターンを記録データと同時に記録し、1段目で生成した クロックと固定パターンの位相差を検出し、その位相差 を位相差オフセットとし、2段目のPLL回路において 1段目で生成したクロックに対して上記位相差オフセッ トを持たせることで上記位相ずれを除去する方式が提案 されている。 100031

【発明が解決しようとする課題】記録メディアとしてリ ムーパブルメディアを想定した場合、メディア(例えば 光磁気ディスク)は、異なる装置によって記録再生がな される。この場合、それぞれの装置によって、記録系の 回路構成(回路遅延)が異なるため、ディスク上に記録 されるビットの位置が微妙にずれてしまう。クロックマ **ークはあらかじめプリフォーマットされているのである** から、そのずれはディスクの再生時に、再生クロックと 再生信号の位相差として現れる。 つまり 1 枚のディスク であっても、クロックマークと再生信号の位相は最小記 録単位で次々と変化することになる。上記特開平6-2 43589号公報では、位相ずれを除去する方式とし て、2つ発振器を制御する2つのPLL回路を用いてい る。また、最小記録単位で次々と位相が変化していく記 録データに対して実時間でクロック位相を合わせていく

手段として、具体的な手段が明確にされてない。 【0004】本発明は、上記問題に鑑み、最小記録単位 で次々と位相が変化しても、1つの発振器だけを制御し て、クロックの位相を正確に追従させるPLL同路を提 供するものである。

[0005]

【課題を解決するための手段】請求項1の発明は、位相 情報を有するマークがプリフォーマットされると共に、 所定領域に、記録データと位相同期した固定パターンが 記録されたディスク状記録媒体から、前記記録データに 位相同期したクロックを生成するディスク再生装置用の PLL回路であって、前記マークの再生信号と前記クロ ックとの位相誤差を検出する第1の位相誤差検出手段 と、前記固定パターンの再生信号と前記クロックの位相 調差を検出する第2の位相認差検出手段と、該第2の位 相誤差検出手段により検出された位相誤差情報を保持す る位相誤差保持手段と、該位相誤差保持手段に保持され た位相誤差情報と位相誤差情報を保持した時点の位相オ フセット値から新たな位相オフセット値を演算する位相 オフセット演算手段と、該位相オフセット演算手段の出 力する位相オフセット情報と前記第1の位相誤差検出手 段の出力する位相誤差情報を加算する加算手段と、該加 算手段の出力する位相誤差情報を平滑化する第1のルー プフィルタと、該第1のループフィルタにより平滑化さ れた位相誤差情報に基づいて前記クロックを発振するク ロック発振手段とを具備したものである。

【0006】請求項2の発明は、請求項1に記載のPL 上回路において、さらに前記第2の位相就差検出手段の 出力を平滑化する第2のループフィルタと、前記第1の ループフィルクと前記第2のループフィルクの出力を切 り替える切響手段と、該切響手段の出力する位相談差情 補に基づいて前記クロックを発掘するクロック発掘手段 とを備えたものである。

【0007】請求項3の港明は、請求項1に直缴のPL 但腎において、さらに前記第2の位相譲差検出手段の 出力を平滑代する第2のループフィルタと、前記第2の 位相譲差検出手段の出力をマスクするマスク手段と、前 記第1のループフィルタと、前記第2のルーフフィルタ の出力を加算する加算手段と、該加算手段の出力する位 相談差荷根に基づいて前記クロックを発展するクロック 発転手段とを構成と載ってある。

[0008]請求項4の売明は、請求項2または3に記載のPLL回路において、前記第2の位相抵差検出手段 の出力を投入通貨する数分手段と、該数分手段の出力を 積分する積分手段とを構え、前記固定パターンの再生信 号と前記クロックの位相訊差を検出するようにしたもの である。

【0009】請求項5の発明は、請求項1乃至4のいず れか一項に記載のPLL回路において、前記第1の位相 誤差検出手段の入力を切り巻える切巻手段と、前記第1 の位相談差検出手段の出力を保持する手段とを設け、 起第1の位相談差検出手段の力で、前記マークの再生信 号と前記フロックとの位相談差と、前記固定パターンの 再生信号と前記クロックの位相談差を検出するようにし たものである。

[0010]

【発明の実験の形態】以下・光磁気ディスクを例として、図面を参照しながら本発明の実施形態を説明する。図6は、本物明に用いる光磁ディスクのフォーマットを示す図である。図6(A)に示したようにクロックマークが所定間隔に配置され、固定パターン領域が所定間軽に配置され、固定パターン間を「フレーム」と称する)。記録装置は、記録データを固定パターンと共にフレーム単位で記録するので、固定パターンの位相は、記録データの位相と同じである。またクロックマークは、図6(C)に示すように、トラッキングサーボ用の案内積をランド側に一部蛇行させることによりは発されている。後ってクロックマーク再生信号は、光ビックアップによりタシジェンシャル方向(光スボットの進行方向)のフッシュブル信号を検出されば、図6

(D) に示すような信号として得られる。また、固定パ ターンおよび記録データは光磁気記録されているため、 記録データ再生信号は光磁気検出系により図6(E)の ように得られる。

【0011】(請求項1の発明の実施影像)図1は、請求項1の発明の実施影像)図1は、請求項1の発明の実施影像であるPLL回路を示すプロック図である。入力Aには、クロックマーク再生信号が入力され、入力Bには、記録データ再生信号が入力される。位相談表検出手段1は、人力Aに入力されたクロックマーク再生信号とVCO(Voltage Controllel の発験するクロックとの位相談差を検出して出力する。位相談差検出手段2は、入力Bに入力された記録デーク再生信号とVCO7の発験するクロックとの位相談差を検出して出力する。位相談差検出上段力された記録デーク再生信号とVCO7の発験するクロックとの位相談差を検出して出力された。

【0012】入力Cには、タイミング信号Aが入力される。位相誤差保持手段3は、タイミング信号Aがローレベルのとき、位相説差保持手段2の出力を平均し、タイミング信号Aの立ち上がりのタイミングで該平均値を保持する。

【0013】 位相オフセット演算手段4の入力には、位相膨差保持手段3の出力が入力され、入力しにはタイミング信号号が入力される、入力しにはタイミング信号号が入力される。 他用オフセット競車手段4は、タイミング信号Bの立ち上がりタイミングで、自ら保持している位相オフセットを演算して保持および出力する。位相オフセットは、位相オフセット演算手段4が自ら保持している位相オフセット値から、位相読差保持手段3の出力を減算し、十本から一本の範囲で折り返し処理によって演算される。

【0014】ここでいう一水から十水の折り返し処理とは、一π=+水として、減算結果が近の値のとき、折り返し処理後の値=-π+(Yを水で削った余り)減算結果Yが負の値のとき、 折り返し処理後の値=π+(Yを-水で削った余り) という処理を指し、例えば、位相オフセット演算手段4 が自ら保持している値が一0.3π[rad]で、位相 誤差保持手段が保持している値が+0.8π[rad] の場合、減算結果は、

0.8π-(-0.3π)=+1.1π[rad]
であるから、減算結果+1.1πをπで割った商は1で 余りは+0.1πとなり、折り返し処理後の値は、 -π+0.1π=-0.9π[rad]

となる.

【0015】位相談差加算手段5は、位相談法検出手段1の出力と、位相オプセット演算手段4の出力を加算す。ループフィルタ6は、位相観差加算手段5の出力を平滑化すると共に、フィードバック制即派を安定させるための位指摘度を行う、VCO7は、入力の低に比例した周波数のクロックを発振する(以下、VCO7が出力するクロックを単に「クロック」と称する)、

[0016] 図7は、本実施形郷のPLL回路の動作を 設明するための図である。図7において、図7(A)は タイミング信号A、図7(B)はタイミング信号B、図 7(C)は位相談差保持手段3の出力、図7(D)は位 相オフセント流算手段4の出力、図7(E)は27ロック マーク再生信号とクロックの位相談差を示す位相談差検 出手段1の出力、図7(E)は記録デーク再生信号とク ロックとの位相談差を示す位相談差検出手段2の出力の 各信号と問問触との関係を示したものである。ここで は、位相オフセット演算手段4が、自ら保持している位 相オフセットは当初0であるとする。

【0017】まず当初、位相オフセット演算手段4は、0を出力しているので、位相該差加算手段5の出力は、0を出期されているので、位相該差加算手段5の出力は、でって、本実統形態のPLL回路では、クロックマーク再生信号とクロック位相が明明するようにVCO7が制御され、5時点では、図7(E)に示されるようにクロックとクロックマーク再生信号の位相差は0である。位相談差機出手段2は、常時、記録データ再生信号とクロックの位相談差を機出しているが、図7(A)のも、時点に示すように、タイミング信号みがローレベルになると、位相総差機当等との出力を随時、平均あるいは平滑化しノイズの影響を除去し、タイミング信号への立ちとがりで平均あるいは平滑化した値を保持し出力する。

[0018] このタイミング信号Aは、固定パターン領域内のよった。同で、ローレベルになるように入力される。この所では、よった。間では、記録デーク再生信号(固定パターン再生信号)とクロックの位相を(図7(F))は+0.3 π (Fad]であるので、位相観発検出手段2は+0.3 πを出力している。従って、タイミング信号Aの立ち上がり、すなわちよ時点で、位相、ដ途保持手段3は、ト0.3 π を模持し出力する。この出力を受けて位相オフセット演算手段4は、新たな位相

オフセットを落寞し、タイミング信号Bの立ち上がり、 すなわちも。時点で、新たな位相オフセットを保持し出 力する、いま、自ら保持している位相オフセットは、図 7(D)に示されるようにも。時点以前は0なので、保 持し出力する新たな位相オフセットは一0.3πであ る。

【0019】従って、位相オフセット演算手段4が、 0.3 πを出力して直接は、位相談走加算手段5の出力 は、一0.3 πを出力しているが、本参明のPLL回路 では位相談患加算手段5の出力が、0になるようにVC 0 7か制御される。その結果、位相談を始出手段1の出力が40.3 πとなる位相でPLL回路は安定する。つ カが10 3 πとなる位相でPLL回路は安定する。つ まり、図7 (E)に示すように、し、時点付近では、ク ロックマークとクロックの位相談差は+0.3 π [r a d]となり、記録データとクロックの位相談差(図7 (F))が0となり、記録データと位相同期したクロッ を得ることができる。

【9020】また、この直後のフレームに、別の装置で 記録された位相の異なるフレームが存在する場合の動作 記測するこ、も。時点から位相の異なるフレームである とすると、た。時点では、位相オフセット演算手段4が 自ら保持し、出力している値は一0.3 πであるので、 クロックマークとクロックの位相談差(図7(E))は +0.3 πである。

[0021] t。時点で、タイミング信号外がローレベルになると、位相談差保持手段3は、位相談差保持半段2の出力を勧略、平均あるいは平滑化レノイズの影響を除去し、タイミング信号Aの立ち上がりで平均あるいは、記録データ(固定パマーン)の再任信号とクロックの位相談差(図7(F))は一0.8π[rad]であるので、位相談差保井手段2は、一0.8π[rad]では、記録データ(同志)を行って、タイミング信号Aの立ち上がり、すなわちも時点で、位相談差保持手段3は一0.8π(保持、出力する。

【0022】この出力を受けて位相オフセット演算手段 4は、位相オフセットを演算し、タイミング信号日の立 た上がりすなわら図7の1・映画で、位相オフセットを 保持し出力する、いま自ら保持している位相オフセットは、1・時点以前は一と、75 元である。後って、位相オフセット演算手段4が、+0.5 元 [rad]を出力した直後、すなわちょ時点には、位相談走加算手段の出力が0になるようにVCO丁が開閉される。その結果、位相間差機出長1の出力が0になるようにVCO丁が開閉される。その結果、位相間差機出長1の出力が0になるようにVCO丁が開閉される。その結果、位相間差機出長1の出力が0になるようにVCO丁が開閉される。その結果、位相間差機出長1の出力が0になるようにVCO丁が開閉される。その結果、位相間差機出長1の出力が0になるようにVCO丁が開閉される。よ時点付近では、クロックマークとフロックの位相振差(図7 (E))は一0.5 π

(図7(F))は0となり、記録データと位相同期した クロックを得ることができる。以上説明したように、詩 東項1の発明では、クロックマーク再生信号とクロック の位相差にオフセットを持たせた状態でPLLを引き込み、その結果として、記録データの再生信号とクロック の位相差を0とするので、安定かつ正確な再生用クロックを得ることができる。

【0024】(請求項2の表明の実施形態)以上が請求 項1の発明の実施形態であるが、この発明では、位相オ フセットが確定してから位相就差加算手段をの出力が0 となるようにVCO7か御開きれるまでの時間がかなり を要で、セグメント間隔が大きければ大きい担えシロッ クマークの数が少ないので多くの引き込み時間が必要で ある。従って、固定パターン領域直後つまり、前記の例 では、図7のまったも間、おどり、っと同のデータで はクロック位相が合っていないためデータを正確に説み 出せないため、固定パターン直接は、ユーザエリアとし ては使えないという問題点がある。

【0025】図2は、請求項2の発明の実施形態を示す ブロック図である。このような問題点を解決するため、 請求項2の発明では、図2に示すように位相談差検出手 段2の出力を平滑化し、かつフィードバック制御系を安 定にするための位相補償を行うループフィルタ8を設け る。さらに、ループフィルタ6とループフィルタ8の出 力を切り替える切替手段9を設け、タイミング信号Eに よってVCO7に入力する位相誤差情報を切り替える。 ここでは、タイミング信号Eがハイレベルのときは、ル ープフィルタ6の出力がVCO7に入力され、ローレベ ルのときは、ループフィルタ8の出力が入力される。 【0026】これにより、請求項1の発明の動作に加 え、固定パターン領域では、ループフィルタ8のフィル 夕定数の時定数を小さくすれば、固定パターンに対して 高速に位相引き込みを行う第2のPLL回路が動作する ことになる。従って、固定パターン領域内で記録データ

に対して位相引き込みが完了し、固定パターン領域以外

では、一旦引き込んだ位相をはずさないように動作す

○・ (0027] 図8は、本実施形態のPLL回路の動作を 説明するための図である。図8において、図8(A)は 前側タイミング信号C、図8(B)は制御タイミング信 号D、図8(C)はタイミング信号E、図8(D)は位 相談差保持手段3の出力、図8(E)は位相オナセット 演算千段4の出力、図8(F)は位相談差検出手段1の 出力、図8(G)は位相談差検出手段1の 出力、図8(G)は位相談差検出手段2の出力の各被形 の時間軸との関係を示したものである。ここで、上記構 版の前ま項2の発明に係5PLL回路の動作を図8を参 駅L12限明する。タイミング信号Dとタイング信号D とタイミング信号Eは、図8(A)、図8(B)、図8 (C)に示したような位相関係になっている。タイミング 信号をとタイミング信号の目的は、請求項1の発明 の実施形態でのタイミング信号 A およびタイミング信号 Bと同じであるが、固定パターン前半で、位相誤差の保 持および位相オフセットの演算および保持ができるよう なタイミングとなっている。

【0028】 t.時点で、タイミング信号でがローレベルになると、位相談差検出手段1は、固定パターンとクロックの位相思差を検出して出力し、位相談差検持手段3は位相談差検出手段2の出力を随時、平均あるいは平常化しノイスの影響を除去し、タイミング信号への立ち上がりで、平均あるいは平常化した「値を保持し出力する。この例では、t.~t.間では、記録データの再生信号とクロックの但程差[図8 (F))は、-0.8 π [rad]であるので、位相談差検出手段2は、-0.8 π [rad]であるので、位相談差検出手段2は、-0.8 π [rad]であるので、位相談差検出手段2は、-0.8 π [rad]を出力している。従ってタイミング信号の立ち上がりなわちと時点で、位相談差検手段3は、-0.8 π を保持し出力する。

【0029】この出力を受けて、位相オフセット演算手 役4は、位相オフセットを演算し、タイミング信号Dの 立ち上がり、すなわちも。時点で、位相オフセットを保 持し出力する。いま自ら保持している位相オフセット は、図8(D)に示されるように、も。時点以前は - 0. 3 π [rad]なので保持し出力する位相オフセットは + 0.5 πである。 【0030】また、も。時点で、タイミング信号Eがい

イレベルとなり、切替手段9によって第2のループフィ ルタ8が選択される。これにより、 t2~t6間では、位 相誤差検出手段2の出力が、OとなるようにVCO7が 制御される。その結果、位相誤差検出手段1の出力が、 - 0.5πとなる位相でPLL回路は安定する。つま り、図8のも。時点付近ではクロックマークとクロック の位相誤差 (図8(E))は、-0.5π[rad]と なり、記録データとクロックの位相認差(図8(F)) は、Oとなり、記録データと位相同期したクロックを得 ることができる。t。時点以後は、タイミング信号E が、ローレベルとなるので、ループフィルタ6の出力 が、切替手段9により選択されてVCO7を制御する が、 t, 時点では、すでに位相誤差加算手段5の出力は 0となっているため、この状態を保持するように、本実 施形態のPLL回路は動作する。 【0031】(請求項3の発明の実施形態)請求項2の

発明において、ループフィルタ6とループフィルタ8を、アナログ回路で構成した場合、切替手段9は、アナログ信号を切り替える必要があり、スパイク状のノイズが混入してVCO7の制御にとって不都合である。
[00321回る3は、前東項3の発明の実験形態を示すプロック図である。そこで、図3に示すように、タイミング信号によって、位相談差検出手段2の出力を0にするマスタ手段11と、ループフィルタ6とループフィルタ8の出力を加算する加算手段10によって、2重のPLL回路を構成すれば、アナログ信号の切替手段3よか

要ない。位相談差検出手段2は、デジタル回路で構成し やすいので、0にマスクすることは比較的容易であり、 アナログ信号を加算する加重手段は、オペアンアなどの 部品で構成できるため回縁相成が簡単になる。ここで、 マスク手段11は、タイミング信号Eがローレベルのと き、位相談差0を示す値を出力し、ハイレベルのとき は、入力をのまま出力する。

[0033] (請求項4の発明の実施形態)また、請求項名および請求項3の発明においては、固定パターンの前半を位相創差終出用に用い、後半を記録データに対する位相引き込みに使用するので、比較的長い固定パターンを必要とする。

【0034】図4は、請求項4の発明の実施形態を示す ブロック図である。このような問題点を解決するため、 請求項4の発明では、図4に示すように、微分(差分) 手段12と、積分(累積加算)手段13が設けられてい る。タイミング信号 I は、マスク手段11と微分手段1 2に入力されており、タイミング信号 [がハイレベルの とき、マスク手段11は、位相誤差検出手段2の出力を のにマスクし、ローレベルのとき 位相調券検出手段2 の出力をそのまま出力する。図9は、本実施形態のPL L回路の動作を説明するための図である。図9におい て、図9(A)はタイミング信号I、図9(B)はタイ ミング信号J. 図9(C)は微分手段12の出力、図9 (D) は積分手段13の出力、図9(E)は位相オフセ ット演算手段4の出力、図9 (F)は位相誤差検出手段 1の出力、図9(G)は位相認差検出手段2の出力の各 波形の時間軸との関係を示したものである。ここで、微 分手段12は、位相誤差検出手段2の出力を微分して、 図9 (C) のように出力する。

[0035] 図10は、微分手段12の動件を説明する 図である。具体的には、図10に示すように、位相跳差 検出手段2の現時点の出力と、前回の出力と必条分を演 算することにより提似的な報分が行える。積分手段13 はタイミング信号10立ち下がりでリセットされ、タイ 様分上のは、タイミング信号1がローレベルの間、微分手段12の出力を 積分し、タイミング信号1がハイレベルの間は積分結果 を保持する。具体的には、微分手段12の出力を果積加 算することによって握似的交積分が行える。

【0036】従って、図0(D)に示すように、記録データに対する位相引き込みと同時に、税分手段により位相オフセット演算用の位相誤差を得ることができ、位相オフセット演算手段4が、タイミング信号:の立ち上がり時点で、税分手段13と自ら保持している値を用いて位相オフセットを演算し、他は請求項1万至3の発明と同様の動権をすれば、位相談差検出と位相引き込みを同時に行うので、固定パターン領域が短くても、記録データ再生信号に位相同期したクロックを得ることができる。

【0037】(請求項5の発明の実施形態)図5は、請

求項5の発明の実施形態を示すブロック図である。ま た、上記の位相誤差検出手段1と位相誤差検出手段2 は、同一の構成とすることが可能なので、図5に示した ように、タイミング信号Aがハイレベルのときは、クロ ックマーク再生信号を、ローレベルのときは、記録デー タ再生信号を選択出力する切替手段14と、タイミング 信号Aの立ち下がりで入力の値を保持する保持手段15 を設ける構成とすることで、1つの位相誤差検出手段1 で同様の作用をさせることができる。尚、本実施形態 は、請求項1の発明に適用した場合を示したが、請求項 2乃至4の発明にも適用できることは明らかである。 【0038】次に、本発明に用いられる位相誤差検出手 段1. 2およびループフィルタ6、8の具体的な構成を 示す。図11は、位相誤差検出手段の一実施例の構成を 示すブロック図である。再生信号をクロックの立ち上が りタイミングでサンプリングして量子化する ADコンバ ータ16と、レジスタ17、レジスタ18で構成され、 ADコンバータ16の出力をクロックタイミングでシフ トするシフトレジスタ19と、ROM21と、EN入力 がハイレベルのときだけ、D入力の値をCLK入力に同 期してサンプリングするロックイネーブル付きレジスタ 22と、ゼロクロス検出器20からなっている。 【0039】ここで、サンプリングされたデジタルデー

タは、シフトレジスタ19に入力され、その出力は、ゼ ロクロス検出器20に入力される。ゼロクロス検出器2 0は所定のしきい値(ここでは0)をまたぐデータ列 が、入力された場合は、ハイレベルを出力する。図12 は、図11の位相差検出手段の位相差検出原理を説明す る図である。この例では、位相差検出の原理は、図12 に示したようにゼロクロス前後の振幅の比α:βが、ゼ ロクロス点のサンプリングクロック周期内の位相比T $\alpha: T\beta$ とほぼ等しいことを利用して、 $\alpha = \beta$ のとき位 相誤差±0として位相誤差を検出する方式を用いるの で、ROM21には、この方法でゼロクロス前後の振幅 の値から位相差を計算した結果が、あらかじめセットさ れている。従って、ゼロクロス信号が、ハイレベルのと き、クロックの立ち上がりでROM21の出力をラッチ。 することで、再生信号とクロックの位相差が、レジスタ 22に保持され出力される。

【0040】図13は、第1のループフィルタ6の一実 総例の構成を示すブロック図である。この例では、オペ アンプ23、抵抗24、抵抗25、コンデンサ26によ って、ラグ・リード特性の積分器を構成している。入力 には、位相配影情報をアカロブ信号に変換したのが入 力され、抵抗24およびコンデンサ26によって平滑化 され、抵抗25およびコンデンサ26によってフィード ボッタ制御券を安定にするため補償がをよる。ここ で、積分替となっているのは、VCO7の自走周波数を 正確に一定にするのは阻撞であり、直流ゲインを持たせ る必要があるためである。 [0041]図14は、第2のループフィルタ8の一実 施例の構成を示すプロック図である。この例では、抵抗 27. 抵抗28. コンデンサ29によって、ラグ・リー ド特性のローパスフィルタを構成している。入力には、 位相観差情報をアナログ信号に変換したものが入力さ れ、抵抗27およびコンデンサ29によって平滑化と 、紙杭28およびコンデンサ29によってアネードバ

れ、抵抗28およびコンデンサ29によってフィードバック制御系を安定にするための補償がなされる。ここ ローバスフィルタとなっているのは、ループフィルタ6が、箱分器のためクロック間波数は正確に一致して

く、ローハールアとようくいるかは、アーノールアとなっているかは正確に一致しており、ループフィルタ8としては位相を制御するだけなので直流ゲインは必要ないからである。

[0042]

【発明の効果】請求項1の発明によれば、記録データ再生信号に対するクロックの位相談差を固定パターン領域で検出して、クロックマーク再生信号とクロックの位相談差検出結果にオフセットを加え、そのオフセットをもったクロックで、次の固定パターンの位相差を検出し、そのオフセットを直算するので、位相の異なる記録データ再生信号がフレーム単位でつぎつぎ現れても、1つの発転手段を制御するPLL回路で、記録データ再生信号がフレースタ位でつぎつきび扱れても、1つの発転手段を制御するPLL回路で、記録データ再生信号がストの判したクロックを得ることができるため、コストの削減に有効であ

【0043】請求項2の発明によれば、固定パターン領 域前半で記録データ再生信号とクロックの位相読差を検 出し、後半において、固定パターンに対して位相引き込 みを行うように切り替えるので、固定パターン直後から 記録データに同期したクロックを得ることができ、固定 パターン直後の記録データを正確に再生することができ る。

【0044】請求項3の発明によれば、固定パターンに 対して位相引き込みの切替は、マスク手段と加算手段に より行うので、アナログ信号を切り替える必要がなく、 VCOに切替ノイズを混入させないので、より正確な位 相引き込みを行うことができる。

【〇〇45】請求項4の発明によれば、差分手段と積分手段によって、固定パターンに対する引き込みと同時、 に、位相引き込み前時点における固定パターンとクロックの位相誤差の検出を行うので、固定パターン領域が比較的増い場合でも、記録デーク再生信号に位相同期したフロックを係るととができる。

【0046】請求項5の発明によれば、位相誤差検出器 の入力を切り替える切替手段と、位相誤差検出器の出力 値を保持する保持手段によって、1つの位相誤差検出器 を、クロックマーク再生信号とクロックの位相誤差検出 と、記録データ再生信号とクロックの位相誤差検出とい う2つの目的に使用するようにしたので、回路が節減で きコスト削減に有効である。 【図面の簡単な説明】

【図1】請求項1の発明に係るPLL回路の実施形態を 示すブロック図である。

【図2】請求項2の発明に係るPLL回路の実施形態を 示すブロック図である。

「図3」請求項3の発明に係るPLL回路の実施形態を 示すブロック図である。

【図4】請求項4の発明に係るPLL回路の実施形態を 示すブロック図である。

【図5】請求項5の発明に係るPしし回路の実施形態を 示すブロック図である。

【図6】本発明が適用される光磁気ディスクのフォーマットを示す図である。

【図7】請求項1の発明の動作を説明するための信号波 形図である。

【図8】請求項2の発明の動作を説明するための信号波 形図である。 【図9】請求項4の発明の動作を説明するための信号波

形図である。

【図10】図4における微分手段の動作を説明するための図である。 【図11】本発明に用いられる位相誤差検出器の一実施

例を示すブロック図である。 【図12】図11の位相誤差検出器の動作を説明するた

めの図である。 【図13】本発明に用いられる第1のループフィルタの 一実締例を示すブロック図である。

【図14】本発明に用いられる第2のループフィルタの 一実施例を示すブロック図である。

1,2…位相誤差検出手段、3…位相誤差保持手段、4 …位相オフセット演算手段、5…位相誤差加算手段、

【符号の説明】

6、8・・・ルーアフィルタ、7・・・VCO、9、14・・・切替手段、10・・・加算手段、11・・マスク手段、12・・機分手段、15・・保持手段、16・・・Aレジスク、20・・・ゼロクロス検出器、21・・・ROM、22・・ロックイネーブル付きレジスク、23・・・オペアンア、24、25、27、28・・・・抵抗、26、29・・・コンデンサ、

